Die Verschlüsselung von Daten für den Transport über Netzwerke, das Internet, Datenträger oder sonstigen Übertragungswegen gewinnt zunehmend an Bedeutung. Mit dem AES Verfahren steht ein leistungsfähiger Nachfolger für das altbekannte DES Verfahren zur Verfügung.

AES (Advanced Encryption Standard) ist ein symmetrisches Verschlüsselungsverfahren. Der Rijndael Algorithmus wurde von Dr. Joan Daemen und Dr. Vincent Rijmen entwickelt. Der Algorithmus wurde vom NIST (National Institute of Standards and Technology) im Rahmen des "AES Contests" als Gewinner ausgewählt.

Der AES IP Core steht in drei Versionen zur Verfügung, die sich durch ihren Datendurchsatz (gemessen in Taktzyklen pro Ver- bzw. Entschlüsselungsvorgang) und dem Ressourcenbedarf (gemessen in Gattern oder LUTs) unterscheiden.

• High Efficiency Version
• Standard Version
• High Performance Version

Der AES IP Core eignet sich sowohl für die Integration in ASICs als auch in FPGAs. Er unterstützt die Schlüssellängen 128, 192 und 256 Bit. Weiters gibt es wahlweise Hardwareunterstützung für CBC Operation bzw. der festen Speicherung der Schlüssel.

Wie alle unsere IP Cores bieten wir den AES IP Core in zwei Lizenzvarianten an:

• Technologienetzliste für FPGAs
• VHDL Source Code Lizenz

Egal wie perfekt ein IP Core sein mag: Jedes Projekt, jedes Produkt hat etwas andere Anforderungen. Ob es sich um eine spezielle Schnittstelle zu einem Prozessor oder Bussystem handelt oder ob Sie Zusatzfunktionen benötigen. Wir adaptieren Ihnen auf Wunsch den AES IP Core exakt auf Ihre Anforderungen!

Die technische Detailinformation zum AES IP Core finden Sie hier. Die technische Detailbeschreibung steht ebenso wie die Datenblätter ausschliesslich in englischer Sprache zur Verfügung. Für Fragen stehen wir Ihnen gerne zur Verfügung.

Wenn Sie ein unverbindliches Angebot wünschen kontaktieren Sie uns.